APPARATUS AND METHOD FOR PHASE SYNCHRONIZATION

Patent number:

JP2000216763

Publication date:

2000-08-04

Inventor:

HONMA KANENORI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H04L7/033; H04L7/033; (IPC1-7): H04L7/033

- european:

Application number:

JP19990011781 19990120


Priority number(s):

JP19990011781 19990120

Report a data error here

Abstract of JP2000216763

PROBLEM TO BE SOLVED: To provide a phase synchronizing device, with which an extracted phase by a data re-timing circuit is automatically optimized when extracting a clock signal from a data input signal and to provide a phase synchronizing method. SOLUTION: This phase synchronizing device is provided with a phase-locked loop circuit 10, that outputs a VCO oscillation signal as a clock signal phase-locked to a data input signal DATA IN, a phase shift circuit 14 that outputs a clock signal with respect to the data input signal DATA IN, a data re-timing circuit 12 that has an identification recovery function outputting a re-timed identification recovery signal as re-timing data, and a phase shift control circuit 16 that uses a data latching circuit 162 to receive an extracted clock signal generated and outputted from the phase locked loop circuit 10 via the phase shift circuit 14 and latches a signal level (logic level), by using the data input signal DATA IN so as to generate phase information.



Data supplied from the esp@cenet database - Worldwide



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-216763 (P2000-216763A)

(43)公開日 平成12年8月4日(2000.8.4)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H04L 7/033

H04L 7/02

B 5K047

審査請求 有 請求項の数14 OL (全 10 頁)

(21)出願番号

特願平11-11781

(22)出願日

平成11年1月20日(1999.1.20)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 本間 謙徳

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100097113

弁理士 堀 城之

Fターム(参考) 5KO47 AA06 BB02 CG08 CG23 KK02


MM33 MM46 MM50 MM59 MM63

(54) 【発明の名称】 位相同期装置及び位相同期方法

(57) 【要約】

【課題】 本発明は、データ入力信号からクロック信号を抽出する際にデータリタイミング回路での打ち抜き位相を自動的に最適化できる位相同期装置及び位相同期方法を提供することを課題とする。

【解決手段】 データ入力信号DATA INに位相同期したクロック信号としてVCO発振信号を出力する位相同期ループ回路10と、データ入力信号DATA INに対してクロック信号を出力する位相シフト回路14と、リタイミングされた識別再生信号をリタイミングデータとして出力する識別再生機能を備えたデータリタイミング回路12と、位相同期ループ回路10が生成・出力する抽出クロック信号が位相シフト回路14を介してデータラッチ回路162に入力されデータ入力信号DATA INを用いて信号レベル(論理レベル)のラッチを行って位相情報を各々生成する位相シフト制御回路16とを有する。



10…位相時別ループ回路 (Phase Locked Loop)
12…データリタイミング回路 (Data Retiming)
14…位相シフト回路 (Phase Shifter)
102…位相比較器 (Phase Detector)
104…ループフィルタ (Loop Filter)
106…低圧輸和発起回路 (Voltage Controlled Oscillator)
162…データラッチ回路 (Data Latch)
164…チャージボンブ回路 (Charge Pump)
166…フィルタ (Filter)
CLK OUT…独出クロック信号

CLK OUI…AEDのロック目の DATA IN…データ入力信号 DATA OUT…リタイミングデータ

【特許請求の範囲】

に調整する手段と、

【請求項1】 データ入力信号からクロック信号を抽出する際にデータリタイミング回路での打ち抜き位相を自動的に最適化できる位相同期装置であって、

データ入力信号からクロック信号を抽出する手段と、 前記抽出したクロック信号をデータ入力信号の中心位相

前記抽出したクロック信号の打ち抜き位相を最適化する 手段とを有することを特徴とする位相同期装置。

【請求項2】 データ入力信号からクロック信号を抽出する際にデータリタイミング回路での打ち抜き位相を自動的に最適化できる位相同期装置であって、

前記データ入力信号に位相同期したクロック信号としてのVCO発振信号を出力する位相同期ループ回路と、

前記データ入力信号に対して所定の位相関係を持った抽出クロック信号を前記VCO発振信号に基づいて出力する位相シフト回路と、

前記位相シフト回路が生成・出力する前記抽出クロック 信号と前記データ入力信号とに基づいて、リタイミング された識別再生信号をリタイミングデータとして生成・ 出力する識別再生機能を備えたデータリタイミング回路 と、

前記位相同期ループ回路が生成・出力する抽出クロック 信号の信号レベルを前記データ入力信号を用いてラッチ するとともに、当該ラッチした信号レベルに基づいて位 相情報を生成する位相シフト制御回路とを有することを 特徴とする請求項1に記載の位相同期装置。

【請求項3】 前記位相シフト制御回路は、

前記位相情報を直流信号に変換するチャージポンプ回路 及びフィルタを備え、

当該直流信号を前記位相シフト回路に与えることで前記 位相シフト回路を制御するように構成されていることを 特徴とする請求項2に記載の位相同期装置。

【請求項4】 前記位相シフト制御回路は、前記データリタイミング回路で最適位相によって識別再生が行われるように、前記データリタイミング回路への前記データ入力信号と前記抽出クロック信号の位相調整を前記位相シフト回路を用いて制御するように構成されていることを特徴とする請求項2または3に記載の位相同期装置。

【請求項5】 前記位相同期ループ回路は、

前記データ入力信号と前記VCO発振信号の位相差を検 出する位相比較器と、

前記データ入力信号から高調波成分を除去した直流成分 を生成・出力するループフィルタと、

当該高調波成分を除去した直流成分を前記VC〇発振信号として用いたフィードバックをかける帰還回路とを有することを特徴とする請求項2乃至4のいずれか一項に記載の位相同期装置。

【請求項6】 前記位相シフト制御回路が、前記データ 入力信号の変化点で前記抽出クロック信号の信号レベル をラッチするラッチ回路を備え、

前記位相シフト制御回路が、前記データラッチ回路の出力として前記直流信号を生成して前記位相シフト回路に対して帰還制御を実行するとともに、前記データリタイミング回路における前記抽出クロック信号の位相関係を前記データ入力信号の中心に調整するように構成されていることを特徴とする請求項5に記載の位相同期装置。

2

【請求項7】 前記データ入力信号の一定時間連続する 同符号を検出するゼロ検出回路と、

10 前記ゼロ検出回路が一定時間連続する同符号を検出したときに、前記位相シフト回路への制御信号を保持するよう切り替えを行う切り替え回路を有することを特徴とする請求項1乃至6のいずれか一項に記載の位相同期装置。

【請求項8】 データ入力信号からクロック信号を抽出 する際にデータリタイミング工程での打ち抜き位相を自 動的に最適化できる位相同期方法であって、

データ入力信号からクロック信号を抽出する工程と、 前記抽出したクロック信号をデータ入力信号の中心位相 20 に調整する工程と、

前記抽出したクロック信号の打ち抜き位相を最適化する 工程とを有することを特徴とする位相同期方法。

【請求項9】 データ入力信号からクロック信号を抽出する際にデータリタイミング工程での打ち抜き位相を自動的に最適化できる位相同期方法であって、

前記データ入力信号に位相同期したクロック信号としてのVCO発振信号を出力する位相同期ループ工程と、

前記データ入力信号に対して所定の位相関係を持った抽 出クロック信号を前記VCO発振信号に基づいて出力す 30 る位相シフト工程と、

前記位相シフト工程が生成・出力する前記抽出クロック 信号と前記データ入力信号とに基づいて、リタイミング された識別再生信号をリタイミングデータとして生成・ 出力する識別再生機能を備えたデータリタイミング工程 と、

前記位相同期ループ工程が生成・出力する抽出クロック 信号の信号レベルを前記データ入力信号を用いてラッチ するとともに、当該ラッチした信号レベルに基づいて位 相情報を生成する位相シフト制御工程とを有することを 40 特徴とする位相同期方法。

【請求項10】 前記位相シフト制御工程は、

前記位相情報を直流信号に変換する工程と、

当該直流信号を前記位相シフト工程に与えることで前記 位相シフト工程を制御する工程とを含むことを特徴とす る請求項9に記載の位相同期方法。

【請求項11】 前記位相シフト制御工程は、前記データリタイミング工程で最適位相によって識別再生が行われるように、前記データリタイミング工程への前記データ入力信号と前記抽出クロック信号の位相調整を前記位 おりて上程を用いて制御する工程を含むことを特徴と

(2

4

する請求項9または10に記載の位相同期方法。

【請求項12】 前記位相同期ループ工程は、

前記データ入力信号と前記VC〇発振信号の位相差を検 出する工程と、

3

前記データ入力信号から高調波成分を除去した直流成分 を生成・出力する工程と、

当該高調波成分を除去した直流成分を前記VC〇発振信号として用いたフィードバックをかける工程とを含むことを特徴とする請求項9乃至11のいずれか一項に記載の位相同期方法。

【請求項13】 前記位相シフト制御工程は、前記データ入力信号の変化点で前記抽出クロック信号の信号レベルをラッチするデータラッチ工程を含み、

前記位相シフト制御工程は、前記データラッチ工程の出力として前記直流信号を生成して前記位相シフト工程に対して帰還制御を実行するとともに、前記データリタイミング工程における前記抽出クロック信号の位相関係を前記データ入力信号の中心に調整する工程を含むことを特徴とする請求項12に記載の位相同期方法。

【請求項14】 前記データ入力信号の一定時間連続する同符号を検出するゼロ検出工程と、

前記ゼロ検出工程が一定時間連続する同符号を検出したときに、前記位相シフト工程への制御信号を保持するよう切り替えを行う切り替え工程を有することを特徴とする請求項8乃至13のいずれか一項に記載の位相同期方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データ入力信号からクロック信号を抽出するための位相同期技術に関し、特にデータ入力信号からクロック信号を抽出する際にデータリタイミング回路での打ち抜き位相を自動的に最適化できる位相同期装置及び位相同期方法に関する。

[0002]

【従来の技術】光通信システムに代表される高速通信技 術が急速に進展する近年、位相同期装置に用いられるタ イミング抽出・データリタイミング回路(識別再生回 路) には、位相同期ループ回路の高速化・同符号連続に 対する安定性が求められてきている。しかも、回路構成 としては、規模を極力小さく実現することが必要であ り、従来の位相同期装置及び位相同期方法に対し、規模 は必要以上に大きくすることができない状況にある。一 方、従来、データ入力信号のピットレートがおよそ10 0 MHz より低い場合には、位相同期ループ回路での位 相比較器におけるデータ入力信号と電圧制御発振回路の 出力との位相関係(位相差)は、データリタイミング回 路(識別再生回路)での識別位相関係(識別位相差)と ほぼ同程度の値を示しており、電圧制御発振回路の出力 をそのまま識別クロックとしても符号誤りを起こす危険 は少なかった。

【0003】しかしながら、光通信システムに代表され る高速通信技術のようにデータ入力信号のビットレート が高速化されることに伴い、受信回路のクロック抽出に 対する高速化のみならず識別位相点の調整が必要となっ てきており、このような問題点を解決する従来技術とし ては、例えば、図6に示すような位相同期装置が一般的 に用いられている(第1従来技術)。しかしながら第1 従来技術の位相同期装置及び位相同期方法は、位相シフ ト回路のシフト量を外部から制御する方式であり、製造 10 された位相同期装置及び位相同期方法(位相同期ループ 回路)を個々に調整する必要があるという問題点があっ た。また外部から制御する方式では、一定の値に固定し てしまうと電源や温度などの環境変動に対して追従性を 失ってしまう、また、これら環境変動に対応するよう外 部に調整回路を設けても、データリタイミング回路(識 別再生回路) での識別位相点を正確に調整することは困 難であるという問題点があった。これは、識別位相点で の位相差をフィードバック制御していないからである。 【0004】また符号誤りを低減する別の方法として、

20 位相同期装置の位相同期ループ回路のループ利得をより高くすることによって定常位相誤差を小さくすることができるが、反面、各要素回路(電圧制御発振回路、位相比較器、ループフィルタ)のゲイン [変換利得] が大きくなってしまい、位相同期ループ回路の出力ジッタの増加につながってしまうという問題点があった。

【0005】一方、識別位相点を調整するための従来技術としては、例えば、特開昭56-15233号公報に記載のものがある(第2従来技術、図7)。すなわち、第2従来技術は、入力端子1に入力される信号の信号電力との信号電力比(CNR)を検出し、この信号電力対発音電力比(CNR)を利用して位相検波器11の感度変化ループの利得を調整することにより、最適の位相同期性能を得る位相同期ループ回路(検波器2、ループフィルタ3、増幅器7、ゲインコントロール回路5)を形成し、検波器2によって位相誤差信号を発生させ、コンサ8により誤差電圧のうち発音成分によるもののみを取り出し、信号電力対発音電力比(CNR)に対応アンサ8により誤差電圧のうち発音成分によるもののみを取り出し、信号電力対発音電力比(CNR)に対応ルクを全波整流回路9で整流し、ローパスフィルタ(LPF)10で整流出力を平滑して増幅器7に対する40利得の制御速度を定めている。信号電力対発音電力比

(CNR) の変化によつて検波器 2 の感度が変化するが この逆の利得変化を増幅器 7 に持たせ、常にループの特 性を一定に保持している。

【0006】また一方、識別位相点を調整するための従来技術としては、例えば、特開平8-171781号公報に記載のものがある(第3従来技術、図8)。すなわち、第3従来技術は、ウィンドマージンを最大にするために必要な遅延量を得るためにタップ付き遅延線8を設け、ウィンドから外れたことを検出するために検出回路4を設け、検出結果から必要とする遅延量を持つタップ

10

20

30

50

を選択するために計算回路5を設けている。このような 第3従来技術は、磁気ディスク装置等のシステムにおい て、記録信号を再生し復号するときに用いられる位相同 期回路1について考案されたものであって、ラッチ回路 (図中でラッチ1と表記) の結果を検出回路によって誤 りを検出し、遅延線の選択を検出回路4の結果によって 制御する構成となっている。

[0007]

【発明が解決しようとする課題】しかしながら、第2従 来技術は、位相同期ループ回路内の増幅器7の利得を変 化させているため、位相同期ループ回路が位相同期した ときのジッタ特性(例えば、ジッタ耐力特性、ジッタ伝 達特性、出力ジッタ特性(ITU.G.958参照)) が変化してしまうという問題点があった。

【0008】また一方、第3従来技術は、磁気データの 再生などデコーダを用いて復号する場合では誤りを検出 して最適位相を選択することは可能であるが、光通信等 の高速通信技術のタイミング抽出に用いた場合符号誤り が多発する可能性が高く実用的でないという問題点があ った。

【0009】本発明は斯かる問題点を鑑みてなされたも のであり、その目的とするところは、データリタイミン グ回路(識別再生回路)での打ち抜き位相を自動的に最 適化できる位相同期装置及び位相同期方法を提供する点 にある。

[0010]

【課題を解決するための手段】本発明の請求項1に記載 の要旨は、データ入力信号からクロック信号を抽出する 際にデータリタイミング回路での打ち抜き位相を自動的 に最適化できる位相同期装置であって、データ入力信号 からクロック信号を抽出する手段と、前記抽出したクロ ック信号をデータ入力信号の中心位相に調整する手段 と、前記抽出したクロック信号の打ち抜き位相を最適化 する手段とを有することを特徴とする位相同期装置に存 する。また本発明の請求項2に記載の要旨は、データ入 力信号からクロック信号を抽出する際にデータリタイミ ング回路での打ち抜き位相を自動的に最適化できる位相 同期装置であって、前記データ入力信号に位相同期した クロック信号としてのVC〇発振信号を出力する位相同 期ループ回路と、前記データ入力信号に対して所定の位 相関係を持った抽出クロック信号を前記VCO発振信号 に基づいて出力する位相シフト回路と、前記位相シフト 回路が生成・出力する前記抽出クロック信号と前記デー タ入力信号とに基づいて、リタイミングされた識別再生 信号をリタイミングデータとして生成・出力する識別再 生機能を備えたデータリタイミング回路と、前記位相同 期ループ回路が生成・出力する抽出クロック信号の信号 レベルを前記データ入力信号を用いてラッチするととも に、当該ラッチした信号レベルに基づいて位相情報を生 成する位相シフト制御回路とを有することを特徴とする 6

請求項1に記載の位相同期装置に存する。また本発明の 請求項3に記載の要旨は、前記位相シフト制御回路は、 前記位相情報を直流信号に変換するチャージポンプ回路 及びフィルタを備え、当該直流信号を前記位相シフト回 路に与えることで前記位相シフト回路を制御するように 構成されていることを特徴とする請求項2に記載の位相 同期装置に存する。また本発明の請求項4に記載の要旨 は、前記位相シフト制御回路は、前記データリタイミン グ回路で最適位相によって識別再生が行われるように、 前記データリタイミング回路への前記データ入力信号と 前記抽出クロック信号の位相調整を前記位相シフト回路 を用いて制御するように構成されていることを特徴とす る請求項2または3に記載の位相同期装置に存する。ま た本発明の請求項5に記載の要旨は、前記位相同期ルー プ回路は、前記データ入力信号と前記VC〇発振信号の 位相差を検出する位相比較器と、前記データ入力信号か ら高調波成分を除去した直流成分を生成・出力するルー プフィルタと、当該高調波成分を除去した直流成分を前 記VCO発振信号として用いたフィードバックをかける 帰還回路とを有することを特徴とする請求項2乃至4の いずれか一項に記載の位相同期装置に存する。また本発 明の請求項6に記載の要旨は、前記位相シフト制御回路 が、前記データ入力信号の変化点で前記抽出クロック信 号の信号レベルをラッチするラッチ回路を備え、前記位 相シフト制御回路が、前記データラッチ回路の出力とし て前記直流信号を生成して前記位相シフト回路に対して 帰還制御を実行するとともに、前記データリタイミング 回路における前記抽出クロック信号の位相関係を前記デ ータ入力信号の中心に調整するように構成されているこ とを特徴とする請求項5に記載の位相同期装置に存す る。また本発明の請求項7に記載の要旨は、前記データ 入力信号の一定時間連続する同符号を検出するゼロ検出 回路と、前記ゼロ検出回路が一定時間連続する同符号を 検出したときに、前記位相シフト回路への制御信号を保 持するよう切り替えを行う切り替え回路を有することを 特徴とする請求項1乃至6のいずれか一項に記載の位相 同期装置に存する。また本発明の請求項8に記載の要旨 は、データ入力信号からクロック信号を抽出する際にデ ータリタイミング工程での打ち抜き位相を自動的に最適 40 化できる位相同期方法であって、データ入力信号からク ロック信号を抽出する工程と、前記抽出したクロック信 号をデータ入力信号の中心位相に調整する工程と、前記 抽出したクロック信号の打ち抜き位相を最適化する工程 とを有することを特徴とする位相同期方法に存する。ま た本発明の請求項9に記載の要旨は、データ入力信号か らクロック信号を抽出する際にデータリタイミング工程 での打ち抜き位相を自動的に最適化できる位相同期方法 であって、前記データ入力信号に位相同期したクロック 信号としてのVCO発振信号を出力する位相同期ループ 工程と、前記データ入力信号に対して所定の位相関係を

30

持った抽出クロック信号を前記VCO発振信号に基づい て出力する位相シフト工程と、前記位相シフト工程が生 成・出力する前記抽出クロック信号と前記データ入力信 号とに基づいて、リタイミングされた識別再生信号をリ タイミングデータとして生成・出力する識別再生機能を 備えたデータリタイミング工程と、前記位相同期ループ 工程が生成・出力する抽出クロック信号の信号レベルを 前記データ入力信号を用いてラッチするとともに、当該 ラッチした信号レベルに基づいて位相情報を生成する位 相シフト制御工程とを有することを特徴とする位相同期 方法に存する。また本発明の請求項10に記載の要旨 は、前記位相シフト制御工程は、前記位相情報を直流信 号に変換する工程と、当該直流信号を前記位相シフトエ 程に与えることで前記位相シフト工程を制御する工程と を含むことを特徴とする請求項9に記載の位相同期方法 に存する。また本発明の請求項11に記載の要旨は、前 記位相シフト制御工程は、前記データリタイミング工程 で最適位相によって識別再生が行われるように、前記デ ータリタイミング工程への前記データ入力信号と前記抽 出クロック信号の位相調整を前記位相シフト工程を用い て制御する工程を含むことを特徴とする請求項9または 10に記載の位相同期方法に存する。また本発明の請求 項12に記載の要旨は、前記位相同期ループ工程は、前 記データ入力信号と前記VCO発振信号の位相差を検出 する工程と、前記データ入力信号から高調波成分を除去 した直流成分を生成・出力する工程と、当該高調波成分 を除去した直流成分を前記VCO発振信号として用いた フィードバックをかける工程とを含むことを特徴とする 請求項9乃至11のいずれか一項に記載の位相同期方法 に存する。また本発明の請求項13に記載の要旨は、前 記位相シフト制御工程は、前記データ入力信号の変化点 で前記抽出クロック信号の信号レベルをラッチするデー タラッチ工程を含み、前記位相シフト制御工程は、前記 データラッチ工程の出力として前記直流信号を生成して 前記位相シフト工程に対して帰還制御を実行するととも に、前記データリタイミング工程における前記抽出クロ ック信号の位相関係を前記データ入力信号の中心に調整 する工程を含むことを特徴とする請求項12に記載の位 相同期方法に存する。また本発明の請求項14に記載の 要旨は、前記データ入力信号の一定時間連続する同符号 を検出するゼロ検出工程と、前記ゼロ検出工程が一定時 間連続する同符号を検出したときに、前記位相シフトエ 程への制御信号を保持するよう切り替えを行う切り替え 工程を有することを特徴とする請求項8乃至13のいず れか一項に記載の位相同期方法に存する。

7

[0011]

【発明の実施の形態】以下に示す各実施形態の特徴は、 データ入力信号DATA INからクロック信号(抽出 クロック信号CLK OUT) を抽出するための位相同 期装置及び位相同期方法において、抽出したクロック信 号(抽出クロック信号CLK OUT)をデータ入力信 号DATA INの中心位相に調整することにより、デ ータリタイミング回路12 (識別再生回路) での打ち抜 き位相を自動的に最適にする点にある。以下、本発明の 実施の形態を図面に基づいて詳細に説明する。

【0012】 (第1実施形態) 図1を参照して実施形態 の構成を説明する。図1は本発明にかかる位相同期装置 及び位相同期方法の第1実施形態を説明するための機能 ブロック図である。図1を参照すると、位相同期装置 10 は、位相同期ループ回路10(図中でPhaseLoc ked Loopと表記)、データリタイミング回路1 2 (識別再生回路) (図中でData Retimin gと表記)、位相シフト回路14(図中でPhase Shifterと表記)、位相シフト制御回路16(図 中でPhase Shift Controlと表記) を備えている。位相同期ループ回路10は、縦続接続さ れた位相比較器102 (図中でPhase Detec torと表記)、ループフィルタ104(図中でLoo p Filterと表記)及び電圧制御発振回路106 (図中でVoltage ControlledOsc illatorと表記)を備えている。

【0013】データ入力端子DATA INから入力さ れたデータ入力信号DATA INは、位相同期ループ 回路10とデータリタイミング回路12 (識別再生回 路)と位相シフト制御回路16とに与えられる。位相同 期ループ回路10は位相比較器102とループフィルタ 104と電圧制御発振回路106とで構成され、データ 入力信号DATA INに位相同期したVCO発振信号 (電圧制御発振回路106の出力信号)を出力する。

【0014】位相同期装置及び位相同期方法では、デー タ入力端子DATA INへのデータ入力信号DATA INに対して、位相シフト回路14がクロック信号 (抽出クロック信号CLK OUT) を出力し、リタイ ミングされた識別再生信号をリタイミングデータ(図中 でDATA OUTと表記)としてデータリタイミング 回路12 (識別再生回路) が出力する。

【0015】位相シフト制御回路16は、縦続接続され たデータラッチ回路162 (図中でData Latc hと表記)、チャージポンプ回路164(図中でCha rge Pumpと表記)及びフィルタ166(図中で Filterと表記)を備え、位相同期ループ回路10 が生成・出力する抽出クロック信号(図中でCLKOU Tと表記)が位相シフト回路14を介してデータラッチ 回路162に入力され、データ入力信号DATA IN を用いて信号レベル (論理レベル) のラッチを行って位 相情報を各々生成し、この位相情報をチャージポンプ回 路164とフィルタ166とで直流信号に変換して位相 シフト回路14に与えることで位相シフト回路14を制 御するように構成されている。換言すれば、位相シフト 制御回路16は、データリタイミング回路12 (識別再

生回路)へのデータ入力信号DATA INと打ち抜き クロック信号 (抽出クロック信号CLK OUT) の位 相調整を位相シフト回路14を用いて制御していること になり、データリタイミング回路12 (識別再生回路) では最適位相によって識別再生が行われる。

9

【0016】次に図1の位相同期装置及び位相同期方法の動作を説明する。図2(a)は図1の位相同期装置の動作、及び図1の位相同期装置で実行される位相同期 法置いで表の動作の一実施形態を説明するためのタイミングチャートであり、図2(b)は図2(a)における1ビット幅の拡大模式図である。以下の説明では、データ入力端子DATA INに入力される信号がNRZ(NonReturn toZero)形式のデータであると版定し、図1におけるデータリタイミング回路12(説別再生回路)がクロック信号(抽出クロック信号CLKOUT)の立ち上がりエッジでデータ入力信号DATAINをラッチするものと仮定すると、図2に示す位相

INをラッチするものと仮定すると、図2に示す位相 関係が理想と考えられる。

【0017】位相同期ループ回路10では、データ入力信号DATA INと電圧制御発振回路106の出力信号(VCO発振信号)の位相差を位相比較器102によって検出し、ループフィルタ104によって高調波成分を除去した残りの直流成分を電圧制御発振回路106の出力信号(VCO発振信号)としてフィードバックをかける帰還回路が構成されている。

【0018】電圧制御発振回路106の出力信号(VCO発振信号)とデータ入力信号DATA INの位相差は図2(a),(b)に示す位置関係が理想的であるが、半導体集積回路における各要素プロック(例えば、位相比較器102、ループフィルタ104、あるいは電圧制御発振回路106)の製造ばらつきによって、位相同期ループ回路10の回路全体では、データ入力信号DATA INと電圧制御発振回路106の出力信号(VCO発振信号)との間(すなわち、位相比較器102の各入力)に位相差を生じて同期を維持するための一定の設差を生じる。通常、この位相差は「定常位相誤差」と呼ばれている。定常位相誤差はその大きさの大小にかかわらず、どのような位相同期ループ回路10にも発生する。これは、回路を設計する条件で、各要素回路が全く誤差を生じることがなく製造されることは不可能なためである。

【0019】いま、位相シフト回路14でのシフト量がないものとし、定常位相誤差を含んだときのデータ入力信号DATA INと電圧制御発振回路106の出力信号(VCO発振信号)の位相関係を図3の位相関係と仮定する。図3は位相シフト回路でのシフト量がないものと仮定した場合の、定常位相誤差を含んだときのデータ入力信号と電圧制御発振回路の出力信号(VCO発振信号)の位相関係例を示すタイミングチャートである。図4は図3の位相関係において、位相シフト回路が位相シ

フト量を少なくした後のデータ入力信号と電圧制御発振回路の出力信号(VCO発振信号)との位相関係を示すタイミングチャートである。先に述べたように、位相差の大小はそれぞれの位相同期ループ回路10によって異なってくる。図3に示すような位相関係のとき、位相シフト制御回路16のデータラッチ回路162が、データ入力信号DATA INの変化点でクロック信号(抽出クロック信号CLK OUT)の信号レベル(論理レベル)をラッチすることにより、それぞれの位相関係がどのようになっているかを検出する。図3の場合では、

「電圧制御発振回路106の出力信号(VCO発振信号)がデータ入力信号DATA INより遅れている」 状態のとき、データラッチ回路162では論理値Hを検 出している。

【0020】一方、データ入力信号DATA INと電圧制御発振回路106の出力信号(VCO発振信号)の位相関係を図4の位相関係と仮定すると、図3での説明と同様に、位相差の大小は位相同期ループ回路10によって異なってくるが、位相シフト制御回路16のデータのチ回路162では、データ入力信号DATA INの変化点(立ち上がりエッジや立ち下がりエッジ)でクロック信号(抽出クロック信号CLK OUT)の信号レベル(論理レベル)をラッチすることで、「電圧制御発振回路106の出力信号(VCO発振信号)がデータ入力信号DATA INより進んでいる」状態のとき、データラッチ回路162で論理値Lを検出している。

【0021】位相シフト制御回路16ではデータラッチ 回路162の出力としてチャージポンプ回路164とフ ィルタ166によって直流信号を生成し、位相シフト回 30 路14 (Phase Shifter) を制御してい る。図3の「電圧制御発振回路106の出力信号(VC 〇発振信号) がデータ入力信号DATA INより遅れ ている」状態のとき、データラッチ回路162が論理値 Hを検出しているため、位相シフト回路14が位相シフ ト量を少なくするよう制御信号を与え、クロック信号 (抽出クロック信号CLK OUT) の位相を進める。 【0022】この制御が繰り返されると、結果的には図 4のような位相関係が実現されることになり、このとき の制御は「電圧制御発振回路106の出力信号(VCO 発振信号) がデータ入力信号DATA INより進んで いる」状態であるため、データラッチ回路162では論 理値しを検出し、位相シフト回路14からは位相シフト **量を多くするよう制御信号が与えられる。このような帰** 還制御が働くことにより、データリタイミング回路12 (識別再生回路) における打ち抜きクロック信号(抽出 クロック信号CLK OUT)の位相関係がデータ入力 信号DATA INの中心に調整されることになり、最 適な識別位相点を実現できる。このようなクロック信号 (抽出クロック信号CLKOUT) の位相補正を行って

7 も、位相同期ループ回路10での電圧制御発振回路10

6の出力信号(VCO発振信号)の位相関係は同期を維持した状態のままであり、定常位相誤差を発生することを妨げていないため、クロック信号(抽出クロック信号 CLK OUT)の抽出に関しては、何ら問題を与えていない。

11

【0023】以上説明したように、第1実施形態によれば、第1に、電圧制御発振回路106の出力信号(VCO発振信号)とデータ入力信号DATA INとの位相関係に関して、データラッチ回路162を用いた位相シフト制御回路16によって、クロック信号(抽出クロック信号CLKOUT)の位相をデータ入力信号DATA INの中心に自動的に設定するよう位相調整回路を制御する構成を用いることにより、クロック抽出回路

(位相同期ループ回路10)における位相同期特性を損なうことなく、データリタイミング回路12(識別再生回路)についての識別タイミング位相を自動的に最適に調整することができるといった効果を奏する。第2に、位相シフト回路14によって電圧制御発振回路106の出力信号(VCO発振信号)の位相補正を行っても、クロック抽出用の位相同期ループ回路10での電圧制御発振回路106の出力信号(VCO発振信号)の位相関係は同期を維持した状態を保持でき、同期を保持するための定常位相誤差を発生することを妨げないといった効果を奏する。第3に、データリタイミング回路12(識別再生回路)における最適位相に調整するために、

位相シフト回路14によって識別位相点での位相差を検出し位相シフト量をフィードバック制御しているため、回路規模を小さく実現でき、かつ、位相同期ループ回路10の同期特性を変化させることなく位相調整が正確に行えるといった効果を奏する。

【0024】(第2実施形態)次に、本発明の第2実施形態について図面を参照して説明する。図5は本発明にかかる位相同期装置及び位相同期方法の第2実施形態を説明するための機能ブロック図である。なお、第1実施形態において既に記述したものと同一の部分については、同一符号を付し、重複した説明は省略する。

【0025】光通信や有線伝送において、データ入力信号DATA INの同符号連続は考慮すべき項目である。前述の第1実施形態の位相同期装置及び位相同期方法では、データ入力信号DATA INを用いてクロック信号(抽出クロック信号CLK OUT)をラッチしているために、データ入力信号DATA INに変化点がなくなる(換言すれば、同符号が連続する)と、位相シフト回路14は動作しなくなる。この結果、データリタイミング回路12(識別再生回路)での識別位相点の調整が行われなくなり、識別誤りを起こしてしまうというケースが考えられる。

【0026】そこで、第2実施形態の位相同期装置及び 位相同期方法では、図5に示すように、データ入力信号 DATA INの同符号連続をゼロ検出回路20(図中で2ero Detectorと表記)で一定時間の同符号を検出し、データ入力信号DATA INに変化点がなくなる(換言すれば、同符号が連続する)ことを検出したときに、切り替え回路18(図中でSWと表記)を用いて、位相シフト回路14への制御信号を保持するよう切り替えを行う。

【0027】また、位相シフト回路14は、シフト量をアナログ的に無断回に変化させるような回路構成や、シフトレジスタ回路などを用いてデジタル的に最適位相の信号を選択するような回路構成手段も有効である。デジタル的に最適位相の制御をする場合には、位相の調整が段階的になり出力クロックのジッタの原因になる一方で、シフト回路の構成が論理回路で構成できるため、機能を実現することは比較的容易である。

【0028】以上説明したように、第2実施形態によれば、第1実施形態に記載の効果に加えて、データ入力信号DATA INに変化点がなくなる(換言すれば、同符号が連続する)場合でも識別位相点が最適な状態を保つことができ、符号誤りを防ぐことができるといった効果を奏する。

【0029】なお、本発明が上記各実施形態に限定されず、本発明の技術思想の範囲内において、各実施形態は適宜変更され得ることは明らかである。また上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符号を付している。

[0030]

30 【発明の効果】本発明は以上のように構成されているので、以下に掲げる効果を奏する。第1に、電圧制御発振回路の出力信号(VCO発振信号)とデータ入力信号との位相関係に関して、データラッチ回路を用いた位相シフト制御回路によって、クロック信号(抽出クロック信号)の位相をデータ入力信号の中心に自動的に設定するよう位相調整回路を制御する構成を用いることにより、クロック抽出回路(位相同期ループ回路)における位相同期特性を損なうことなく、データリタイミング回路

(識別再生回路)についての識別タイミング位相を自動40的に最適点に調整することができるといった効果を奏する。第2に、位相シフト回路によって電圧制御発振回路の出力信号(VCO発振信号)の位相補正を行っても、クロック抽出用の位相同期ループ回路での電圧制御発振回路の出力信号(VCO発振信号)の位相関係は同期を維持した状態を保持でき、同期を保持するための定常位相誤差を発生することを妨げないため、クロック抽出動作に関しては何ら問題を与えないといった効果を奏する。第3に、データリタイミング回路(識別再生回路)における最適位相に調整するために、位相シフト回路に50よって識別位相点での位相差を検出し位相シフト量をフ

, ' .

ィードバック制御しているため、回路規模を小さく実現でき、かつ、位相同期ループ回路の同期特性を変化させることなく位相調整が正確に行えるといった効果を奏する。

13

【図面の簡単な説明】

【図1】本発明にかかる位相同期装置及び位相同期方法 の第1実施形態を説明するための機能ブロック図であ る。

【図2】図2(a)は図1の位相同期装置の動作、及び図1の位相同期装置で実行される位相同期方法の動作の一実施形態を説明するためのタイミングチャートであり、図2(b)は図2(a)における1ビット幅の拡大模式図である。

【図3】位相シフト回路でのシフト量がないものと仮定した場合の、定常位相誤差を含んだときのデータ入力信号と電圧制御発振回路の出力信号(VCO発振信号)の位相関係例を示すタイミングチャートである。

【図4】図3の位相関係において、位相シフト回路が位相シフト量を少なくした後のデータ入力信号と電圧制御発振回路の出力信号(VCO発振信号)との位相関係を示すタイミングチャートである。

【図5】本発明にかかる位相同期装置及び位相同期方法 の第2実施形態を説明するための機能ブロック図であ る。

【図6】第1従来技術の位相同期装置を説明するための ブロック図である。 【図7】第2従来技術の位相同期装置を説明するための ブロック図である。

【図8】第3従来技術の位相同期装置を説明するための ブロック図である。

【符号の説明】

10…位相同期ループ回路 (Phase Locked Loop)

102…位相比較器 (Phase Detector)

104…ループフィルタ(Loop Filter)

10 106…電圧制御発振回路 (Voltage Controlled Oscillator)

12…データリタイミング回路(Data Retiming)

14…位相シフト回路 (Phase Shifter)

16…位相シフト制御回路 (Phase Shift Control)

162…データラッチ回路(Data Latch)

164…チャージポンプ回路 (Charge Pump)

20 166…フィルタ (Filter)

18…切り替え回路(SW)


20…ゼロ検出回路 (Zero Detector)

CLK OUT…抽出クロック信号

DATA IN…データ入力信号

DATA OUT…リタイミングデータ


【図1】




10…位相同頭ループ回路(Phase Locked Loop)
12…データリタイミング回路(Data Retiming)
14…位相シフト回路(Phase Shifter)
102…位相比較器(Phase Detector)
104…ループフィルタ(Loop Filter)
106…御圧制即発掘回路(Voltage Controlled Oscillator)
162…データラップ回路(Data Latch)
164…チャーツボンプ回路(Charge Pump)
166…フィルタ(Filter)
CLK OUT…側出クロック信号
DATA IN…データ入が信号
DATA OUT…リタイミングデータ

(a) CLK
DATA
IN
CLK
OUT
DATA
IN
DATA
IN

CLK OUT…抽出クロック信号 DATA IN…データ入力信号 DATA OUT…リタイミングデータ



[図6]



CLK OUT…抽出クロック信号 DATA IN…データ入力信号 DATA OUT…リタイミングデータ

.' . .';

